当前位置:首页 > 压电资讯 > 正文内容

什么是ACLR?

小王137134492903个月前 (12-24)压电资讯925
在射频设计中,我们经常会遇到各种各样的系统指标,比如EVM,VSWR,NF,ACLR等等,这么多的缩写搞得人云里雾里,尤其是对很多刚入门的同学来说,不懂这些缩写的意思,有时候很难理解大牛们在说什么?
今天和大家一起抽丝剥茧一个射频指标——ACLR。
ACLR的定义
和其他的指标一样,ACLR也是一个英语全称的缩写——Adjacent Channel Leakage Ratio, 看到全称之后是不是意思就明了了:邻道泄露比。
还有一个和它一样意思的射频指标,叫做ACPR,全称 Adjacent Channel Power Ratio,邻道功率比。
虽然名称不同,但是ACLR和ACPR所表示的意思是一样的,都是指主信道功率和相邻信道功率的比值。一般情况下,在基站设计中,常采用ACLR作为系统指标,而终端设计中,常采用ACPR作为系统指标。在一个射频系统的工作频带OBW内,可以分为多个信道,每个信道载波的带宽称为CBW,当其中一个信道作为主信道工作的时候,由于系统非线性的影响,载波信号会泄露在相邻信道,主信道和相邻信道的功率比就是ACLR. 公式如下:


ACLR一般采用dBc的格式,所以呢,利用相邻信道功率(dBm)减去主信道功率(dBm)即可。

ACLR的影响


ACLR的定义非常简单明了,但是如果ACLR的指标不好,会对系统有哪些影响呢?


最直接的影响就是在主信道的相邻信道上有一个非常大的未知信号,如果附近的通信系统刚好工作在相邻信道上,那么这个未知信号就会对这个通信系统造成很大的干扰,这个巨大的干扰将会使这个通信系统带来比较大的影响,甚至无法工作。

另一方面,根据功率守恒定理,如果在相邻通道上有比较大的泄露功率,那么主信道的功率就会减小,通信系统的效率就会比较低,从而造成比较大的功耗问题。


ACLR的系统要求


所以呢,对于所有的无线通信系统,都有严格的ACLR的要求,尤其是在基站中,比如对于LTE 第四代通信系统,在 3GPP TS 36.141 version 9.12.0 Release 9 中对LTE发射机的ACLR有明确的要求:ACLR>44.2dBc.

在5G NR中,对ACLR有了更高的要求,一般情况下,基站的ACLR要大于45dB。详见 3GPP TS 38.104 version 15.2.0 Release 15 中对ACLR的要求。


相应的,在UE端,应为发射功率更低,所以一般ACLR的要求会低一些,比如在3GPP TS 38.101-1 version 15.2.0 Release 15 给出的UE 端 ACLR的指标要求。


所以,对于ACLR的要求,不同的无线系统有不同的定义,同学们在设计的时候,一定要根据相应无线通信标准的定义,设计满足要求的射频系统。


如何改善系统的ACLR?


导致ACLR恶化的因素有很多,但是影响最大的还是PA的非线性。因为邻道功率的泄露,本身就是由于系统的非线性引起的。


如下图所示,我们把一个载波信号分成几个子载波,由于非线性的影响,每两个子载波都会在载波的左右两侧各产生一个互调信号,这个互调信号就造成了相邻信道的功率填充。在ADI的一篇TA上,给出了ACLR和IMD的关系,如果已知子载波的功率和IMD的功率,就可以计算出ACLR的值。


如果功率放大器的输出功率过高,接近压缩点,那么在相邻通道中产生的IIP3和IIP5产品的功率也会过高。并且这些高功率IMD产物刚好落在相邻通道,就会导致高ACLR。这就是在最大功率下发生不良ACLR的原因。

在这种情况下,为了改善ACLR,首要任务是改善PA的线性,这时,可以通过降低PA的输出功率,是PA工作在线性区,或者通过DPD来改善PA在高功率下的线性度;或者呢,选用更高线性的PA。


第二点可以通过改善PA后端器件的损耗,比如滤波器,比如天线。这里的损耗既包括回波损耗,也包括插入损耗。


从上文降低PA输出功率可以改善ACLR这一点来说,后级滤波器天线的低插损,可以保证PA在输出低功率下也能满足系统的功率要求;另一方面PA输出口良好的匹配,不仅保证了信号功率能够最大的传输,也保证了反射功率对系统的影响最低,尤其是对DPD的影响。这一点可以通过后级良好的级联匹配,以及选用低损耗的元件和PCB来实现。


第三点就是保证干净的PA输入。有源器件的非线性会产生互调失真,无论在PA端,还是在前面Tx中,都会产生。如果在前面Tx链路中就有比较大的互调失真,那么经过PA放大后,其对系统的影响将会变大。这种情况下,可以在PA前级加入信道滤波器来过滤前级产生的互调失真,以此来改善这个射频发射链路的ACLR性能。


扫描二维码推送至手机访问。

版权声明:本文由压电侠晶振资讯网发布,如需转载请注明出处,如有侵权请联系删除。

本文链接:https://news.piezoman.com/piezo/6238.html

分享给朋友:

“什么是ACLR?” 的相关文章

晶振质量(晶振一般多大)

本文目录455e的晶振会坏吗晶振对音质的影响大吗晶振压差多少正常晶振坏了的症状和表现晶振概念晶振一般多大455e的晶振会坏吗1.455e的晶振会坏。2.因为晶振是一种电子元件,长时间使用或者受到外界干扰都可能导致其损坏。此外,晶振还可能受到温度变化、电压波动等因素的影响,进而导致其工作不稳定或损坏。...

高速晶振(100m晶振有多快)

本文目录下载程序需要焊晶振吗一般单片机都有高低速晶振能否只用一个晶振电容位置100m晶振有多快下载程序需要焊晶振吗不一定需要焊接晶振,取决于下载的程序以及开发板的硬件配置和需要。晶振是一种产生时钟脉冲的元件,为了保证程序正常运行,一些较为精密的应用和高速通信可能需要晶振的稳定性来提供准确的时钟信号。...

晶振 好坏(怎么判断晶振的好坏)

本文目录如何判断晶振好坏怎样判断晶振的好坏怎样判断遥控器上的晶振好坏怎么判断晶振的好坏晶振的好坏怎么测量判断晶振有什么简单的方法辨别好坏如何判断晶振好坏判断晶振好坏常用以下几种方法:1.用万用表(R×10K档)测晶振两端的电阻值:若为无穷大,说明晶振无短路或漏电,在将试电笔插入市电插孔内,用手指捏住...

晶振容易坏吗(晶振会因为振动而坏掉吗)

本文目录石英钟晶振坏了会出现什么现象求问晶振坏了会影响电路的什么晶振坏了会有什么现象455e的晶振会坏吗晶振坏了有什么现象吗晶振会因为振动而坏掉吗石英钟晶振坏了会出现什么现象石英晶振是时钟电路中最重要的部件。晶振就像个标尺,而时钟芯片需要借用这把标尺来量时间,运行自己的逻辑程序。工作频率不稳定会造成...

晶振并电阻(晶振并联接法)

本文目录无源晶振好坏的判断晶振并联接法26000的晶振配多大电容8m晶振配多大的电容如何正确匹配石英晶振的负载电容什么叫外部晶振无源晶振好坏的判断无源晶振的好坏需要根据其准确度、稳定性、温度变化对频率的影响以及寿命等因素进行考量。一般来说,好的无源晶振在准确度方面有高要求,具有很好的频率稳定性,温度...

晶振的代换(石英钟晶振更换方法)

本文目录怎么判断晶振晶振的好坏测量电磁炉维修8m晶振能否用4m晶振代换石英钟晶振更换方法贴片晶振好坏的判断检测无线麦克风改晶振方法晶振有什么简单的方法辨别好坏怎么判断晶振晶振的好坏测量当晶振出现问题时,总会让人比较头疼,由于晶振的个头比较小,要测试出晶振的好坏区别之分,当然难度是会高一点,但是在主板...

发表评论

访客

看不清,换一张

◎欢迎参与讨论,请在这里发表您的看法和观点。