晶振 pll(pll频率全称)
本文目录
无源晶振怎么用
通过石英的压电效应进行工作。工作原理为：在石英水晶片的两边镀上电极，通过在两电极上加一定的电压，因为石英有压电效应，电压形成了，自然就会产生形变，从而给IC提供一个正弦波形。通过IC的内部整形和PLL电路后产生方波，然后输入给下级电路。无源晶振就是一个晶体，必须要结合外围电路构成一个振荡器才能输出特定频率的信号，而这个振荡器是需要提供电源的。像MCU可以用无源晶振是因为其内部集成有构成振荡器的电路，晶体不好集成就只好外加。扩展资料：无源晶振工作的注意事项：
1、晶振的选型选择合适的晶振对单片机来说非常重要，我们在选择晶振的时候至少必须考虑谐振频点、负载电容、激励功率、温度特性长期稳定性等参数。合适的晶振才能确保单片机能够正常工作。
2、电容引起的晶振不稳定晶振电路中的电容C1和C2两个电容对晶振的稳定性有很大影响，每一种晶振都有各自的特性，所以我们必须按晶振生产商所提供的数值选择外部元器件。通常在许可范围内，C1，C2值越低越好，C值偏大虽有利于振荡器的稳定，但将会增加起振时间。
3、单片机晶振被过分驱动引起的问题晶振被过分驱动会渐渐损耗晶振的接触电镀从而引起晶振频率的上升。我们可用一台示波器来检测，OSC，输出脚，如果检测一非常清晰的正弦波且正弦波的上限值和下限值都符合时钟输入需要，则晶振未被过分驱动。
pll频率全称
PLL，是指倍频器，用来把频率翻倍。
基本信息
外文名 PhaseLockedLoop
在ARM数据手册中PLL叫做倍频器，顾名思义它可以把频率翻倍，如果利用它把外部12M晶振倍频4倍的话，系统就可以工作在48MHz时钟频率下。
锁相环（PLL:Phase-lockedloops）是一种利用反馈（Feedback）控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，鎖相迴路会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“鎖相”（Phase-locked）。
晶振倍频和降频原理
降频：一个晶振只有一个固定频率，但可以通过分频、倍频扩展出许多频率，原信号通过N分频，频率变为原来的1/N，周期变为原来的N倍。
倍频：频率变为N倍，周期变为1/N倍。倍频是利用锁相环（PLL）的原理进行频率的增倍。如STM32单片机外接8M晶振，但是主频却能跑72M。
电表晶振测量好坏
1、先打开万用表，把万用表旋钮箭头旋到直流电压20档位，红表笔插到电压孔，黑表笔插到接地孔。
晶振怎么测量好坏_如何使用万用表判断晶振的好坏
2、然后准备好待测试的板子，找到晶振的位置，并找到晶振使用的两个脚，我用黑线标好的。
3、测试点1：把黑表笔接地，红表笔接到晶振的一个引脚上，测得电压为2.02伏。
4.测试点2：把黑表笔接地，红表笔接到晶振的另一个引脚上，测得电压为2.18伏。
5.分析：由于单片机供电是5伏，所以测试电压正常应当是2伏多点，但这两个电压不应当相等或差0.01－0.04伏，现在测试的是好晶振，相差电压是0.16伏。
6.如果是坏晶振就有三种结果，1.其中一个脚或两个脚电压为0伏左右，2.其中一个脚或两个脚电压为5.0伏左右，3.两个脚电压为2.0伏左右，但两脚相差很小。
7.如果出现上面三种结果的任一种都说明晶振坏了。
