南昌外部晶振电容(晶振中的负载电容起什么作用)
本文目录
晶振电路中容阻该如何匹配
大多数电子工程师都见过单片机中如下图所示的形式，一般单片机都会有这样的电路。晶振的两个引脚与芯片（如单片机）内部的反相器相连接，再结合外部的匹配电容CL1、CL2、R1、R2，组成一个皮尔斯振荡器（Pierceoscillator）
上图中，U1为增益很大的反相放大器，CL1、CL2为匹配电容，是电容三点式电路的分压电容，接地点就是分压点。以接地点即分压点为参考点，输入和输出是反相的，但从并联谐振回路即石英晶体两端来看，形成一个正反馈以保证电路持续振荡，它们会稍微影响振荡频率，主要用与微调频率和波形，并影响幅度。X1是晶体，相当于三点式里面的电感
R1是反馈电阻（一般≥1MΩ），它使反相器在振荡初始时处于线性工作区，R2与匹配电容组成网络，提供180度相移，同时起到限制振荡幅度，防止反向器输出对晶振过驱动将其损坏。
这里涉及到晶振的一个非常重要的参数，即负载电容CL（Loadcapacitance），它是电路中跨接晶体两端的总的有效电容（不是晶振外接的匹配电容），主要影响负载谐振频率和等效负载谐振电阻，与晶体一起决定振荡器电路的工作频率，通过调整负载电容，就可以将振荡器的工作频率微调到标称值。
负载电容的公式如下所示：
其中，CS为晶体两个管脚间的寄生电容（ShuntCapacitance）
CD表示晶体振荡电路输出管脚到地的总电容，包括PCB走线电容CPCB、芯片管脚寄生电容CO、外加匹配电容CL2，即CD=CPCB+CO+CL2
CG表示晶体振荡电路输入管脚到地的总电容，包括PCB走线电容CPCB、芯片管脚寄生电容CI、外加匹配电容CL1，即CG=CPCB+CI+CL1
一般CS为1pF左右，CI与CO一般为几个皮法，具体可参考芯片或晶振的数据手册
（这里假设CS=0.8pF，CI=CO=5pF，CPCB=4pF）。
比如规格书上的负载电容值为18pF，则有
则CD=CG=34.4pF，计算出来的匹配电容值CL1=CL2=25pF
晶振电容位置
电容应尽量靠近晶振引脚（频率输入脚与频率输出脚）设计。
晶振核心部件为石英晶体，容易受外力撞击或跌落影响而破碎。在PCB布线时最好不要把晶振设计在PCB边缘，尽量使其靠近芯片。
晶振走线需要用GND保护稳妥，远离敏感信号源，如RF及高速信号，以免频率信号受到干扰。
晶振位置远离热力源，高温会造成晶振频率偏差，因为石英晶体具有“温漂”物理特性。
怎么测晶振的好坏
1、万用表(R×10k挡)测晶振两端的电阻值，若为无穷大，说明晶振无短路或漏电。
2、试电笔插入市电插孔内，用手指捏住晶振的任一引脚，将另一引脚碰触试电笔顶端的金属部分，若试电笔氖泡发红，说明晶振是好的。反之，则说明晶振损坏。
3、数字万用表的电容档测量其电容，一般损坏的晶振容量明显减小。小窍门：就是弄一节1.5V的电池接在晶振的两端把晶振放到耳边仔细的听，当听到哒哒的声音那就说明它起振了，就是好的。
晶振中的负载电容起什么作用
1、晶振的负载电容主要作用的抗干扰的功能2、晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常震荡所需要的电容。一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对地电容。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。
晶振的负载电容怎么计算
振电容的选取和计算。一般来说对于晶振旁边的电容我们没有具体去选取而是用啥片子它总有个理论的电容匹配值我们就用那个了。其中负载电容CL=Cg*Cd/(Cg+Cd)+Cs;其中Cs为杂散电容，Cg和Cd为我们外部加的两个电容。
通常我们都是选取两个相同的电容值，它们并联起来加上杂散电容即为晶振的负载电容CL.因此在实际使用过程中，我们焊接好电路后，最好测一下晶振的实际频率，如果与相差的比较远，可以通过微调外部匹配电容来使得实际频率达到我们需要的
晶振电容大小选取规则
负载电容的大小不是固定的，需要晶振的规格要求而定，晶振的规格书都标有负载电容的要求，一定要看清楚规格书，选择匹配的负载电容。假如负载电容要求是12.5pF，晶振两端的电容用20pF~24pF就差不多了
选择负载电容的要注意事项：
选择NPO/G0G材质，温度和高频特性更好
公差当然是尽量选择小的，最好选择2%或者1%的。
